Коллекция дипломов

Разработка статистического анализатора

4 Проектирование аппаратных средств

МП TMS320VС5402 (элемент DD1), на базе которого реализуется статистический анализатор, принадлежит к пятому поколению семейства процессоров TMS. Он характеризуется наличием следующих особенностей:
- длительность командного цикла – 100 нс;
- объем внутреннего ОЗУ данных – 544 слова;
- объем внутреннего ПЗУ – 4К слов;
- 8 вспомогательных регистров;
- специальное АЛУ вспомогательных регистров;
- параллельный прямой доступ к памяти;
- стек 8х16;
- последовательный порт.

Структура аппаратных средств микропроцессорной системы представлена на рисунке 4.1, на котором показаны связи между микрокомпьютером и его внешней средой.

Рассмотрим сигналы, которые должны управлять работой устройства (эти сигналы обозначены сокращенными наименованиями):
• D0...D15 – шина данных
• A0...A15 – шина адреса
• – выбор памяти данных
• – выбор памяти программ
• – выбор устройства ввода-вывода
• – чтение/запись данных
• – строб чтения/записи
• – сброс процессора
• – режим микропроцессора/микрокомпьютера
• – вход для подключения кварца
• X2 – вход для генератора
Основные сигналы микросхем памяти имеют следующее значение:
• A – шина адреса
• D – шина данных
• – вход записи/чтения
• – сигнал выбора кристалла
• – сигнал разрешения выхода

Схема будет содержать в себе две разновидности запоминающих устройств: ПЗУ для хранения программы и констант (элементы DD4-DD7), а также ОЗУ для хранения рабочих переменных (элементы DD8-DD11). Поскольку процессоры семейства обмениваются данными только 16-разрядными словами, то при использовании микросхем памяти разрядностью 8 бит необходимо параллельное подключение как минимум двух микросхем. Так при условии, что память программ должна иметь объем 8К слов и быть организована на микросхемах 2К  16, то необходимо исполь-зовать 4 такие микросхемы. Организация памяти данных 16К (8К  8) подразумевает использование также 4-х микросхем.
При обращении к памяти программ процессор выставляет сигнал , сигнал =1, и адрес на шине адреса. Дешифратор адресов (элемент DD12) на основании этих сигналов формирует сигналы на входах OE и CS соответствующей микросхемы ПЗУ. При обращении к памяти данных дей-ствия аналогичны, за исключением анализа выхода процессора , на основании которого на шину данных выдается информация с микросхем ОЗУ, либо наоборот записывается в них. Дешифрация адресов при обра-щении к памяти данных производится дешифратором DD13, а так же с по-мощью элемента DD21.
Для подключения модуля к системной шине ПЭВМ (разъем Х2) с обеспечением возможности обмена информацией через порт ввода-вывода и непосредственный доступ к памяти модуля в общем случае необходимо два 16-разрядных регистра (элементы DD22-DD23) и два формирователя (в нашем случае 2-х разрядных – элементы DD19-DD20). При этом один регистр служит для приема информации из ПЭВМ и выдачи ее в TMS (DD23), а другой – для приема информации от TMS и выдачи ее в ПЭВМ (DD22). Каждый регистр соединяется с шинами данных ПЭВМ и TMS. Формирователи предназначены для выдачи на шины TMS и ЭВМ слов состояния буферов обмена информацией.Слово состояния, доступное для TMS, содержит два флага – HTBF и THBE. ЭВМ может анализировать флаги THBF и HTBE. Регистры представляют собой пару 16-разрядных буферных регистров (один 16-разрядный двунаправленный регистр данных), которые позволяют передавать данные между модулем и HOST-компьютером под управлением программы ввода-вывода.
С каждым буферным регистром связан триггер “буфер заполнен / буфер пуст” (элементы DD17-DD18). Каждый флаг устанавливается в “1” или сбрасывается в “0”, когда к соответствующему буферному регистру выполняется обращение по чтению или записи. Состояние именно этих флагов отражается в регистре состояния модуля. Кроме того, эти флаги могут быть подключены к линиям запроса прерывания HOST-компьютера и процессора TMS.
Интерфейс шины HOST-компьютера обеспечивает подключение модуля к ПЭВМ. Интерфейс осуществляет дешифрацию адресов пространства ввода-вывода и формирование соответствующих управляющих сигналов. Схема дешифрации портов ввода-вывода включает блок сравнения адресов (элемент DD24)и дешифратор портов (элемент DD16).
Интерфейс внешних устройств TMS обеспечивает подключение к модулю внешних сигналов и связь с ПЭВМ. Он осуществляет дешифрацию адресов параллельных портов ввода-вывода TMS и формирование отдельных управляющих сигналов. В состав интерфейса входят также 8-разрядные АЦП (элементы DD2-DD3). Так как будет производиться обработка сигнала по двум каналам, то необходимо использовать два входных АЦП, что в свою очередь предполагает наличие в схеме устройства, кото-рое выбирало бы в каждый отдельный момент времени один из них. Именно для этих целей и используется дешифратор устройств (элемент DD14). Разрядность АЦП определяется из требуемого динамического диапазона. АЦП подключается к процессору TMS по шине данных. Опрос АЦП производится внешним запускающим сигналом с дешифратора портов. Схема интерфейса формирует также сигналы чтения (DD14) и записи (DD15) в регистр данных и чтения регистра состояния (DD14).
Для подключения модуля также будут необходимы комбинационные схемы на логических элементах (DD21).
Функциональная схема с учетом вышеупомянутых компонентов представлена в приложении.
Тактовая частота процессора TMS задается генератором тактовых импульсов (элемент G1). В данной работе используется ГТИ с частотой 40 МГц. Соответственно, с учетом встроенного в TMS делителя частоты, час-тота работы процессора равна 10 МГц. Для обеспечения частоты опроса входных АЦП 20 кГц, необходимо запрограммировать таймер. Это дос-тигается путем задания периода генерации сигнала прерывания в регист-ре PRD. Получаем:

Т.е., занеся в регистр PRD значение 500, мы получим прерывание от таймера каждый 500-й такт процессора, что соответствует частоте 20 кГц.